隨著晶體振蕩單元的小型化的進展，CI 值、特性不均、頻率敏感性等性能隨之惡化，電 路設計更為困難。日本KDS晶振使用自己的核心技術，設計并生產出可以同時實現小型及高性能的音叉型晶體振蕩單元,為小型、高性能的應用開發奉獻力量。下面，給大家詳細介紹一下石英晶體振蕩器小型化對其自身特性的影響及其對策。

1、因CI 值(晶體阻抗；Crystal Impedance)的增大而造成的振蕩穩定性的下降

如將晶體單元的諧振狀態置換成電氣電路，可以 得到如圖 1所示的晶體振蕩單元的等效電路，CI 值相 當于等效電路的 R1。

圖一：晶體單元的等效電路

通常將晶體振蕩單元小型化時， CI 值會變大。這時，晶體振蕩單元的 CI 值對振蕩電 路的影響及其對策如下所示。

【影響】

CI 值較大時起振或停止電壓會變高。即會出現即 使增大電壓也難以起振、電壓稍下降振蕩就會變得不 穩定或停止振蕩的現象。

而且 CI 值是晶體振蕩單元單體中的諧振頻率的等效阻抗，對振蕩的不穩定或不振蕩產生影響的、決 定振蕩裕度的重要參數之一。

圖二振蕩裕度的檢查方法

【對策】

首先，需要確保衡量振蕩電路能否穩定振蕩的尺度的振蕩裕度在 5～10 以上。這項振蕩裕度可用 圖 2的振蕩電路的負阻抗（CI）除以石英晶體振蕩器單元的等效串聯阻抗（r）的最大值來表示。 當振蕩裕度不足時，將出現如上所述的延遲起振時間或起振電壓變高的故障。而且，當振蕩裕度明 顯不足時，振蕩將陷入不穩定或不起振的狀態。

為了提高振蕩裕度，以下兩種方法較為有效：

①通常改善負阻抗的方法較為有效，根據圖 3所 示的振蕩電路部分功耗與負阻抗之間的關系，可使用 增加振蕩部電流的方法來解決，但這種方法存在增加 耗電量的缺點。

圖 3 振蕩電路部分的電流與負阻抗之間的關系

②使用 CI 值較小的石英晶體也可以改善振蕩裕 度，但如上所述，通常晶體振蕩單元的小型化將使 CI 值變大。 盡管小型化與振蕩的穩定相對立，但KDS晶振公司使用自己的技術，采用了既小型又能抑制 CI 值的設 計。并根據客戶的需求，推出了規格尺寸豐富多 樣的晶體振蕩單元陣容，可以為大家提供系統最佳部件， 支持尊貴客戶的高度設計品質。

2. 振蕩頻率的偏移

隨著振蕩器尺寸的小型化，頻率敏感度將變高。 實裝到產品基板時振蕩頻率可能偏移所期待值。以下說 明其影響及對策。

【影響】

晶體振蕩單元的頻率隨振蕩電路的負載電容而變化。 這種變化被稱為“頻率與負載電容特性”。負載電容如式 1)所示，由振蕩電路的電容值和雜散電容量而決定。

頻率與負載電容特性如圖 4所示，隨振蕩器的規格尺 寸而不同。頻率的精度隨著振蕩器尺寸的小型化，電容容量每 1pF 的頻率敏感度將變高（曲線的傾斜變得急劇），因此受到每 塊基板的雜散容量不均的影響，頻率容易變動。即振蕩頻率的 偏移變大。

圖 4 頻率與負載 電容特性

這種情況下晶體振蕩電路的對策如下所示。

【對策】

圖 5 為使用 CMOS IC 的、通常的晶體振蕩電路。

圖 5 振蕩電路

通過改變此圖中的柵極容量 CG、漏極容量 CD，可以調整振蕩頻率。因此，可采取以下方法：

①選擇 CG、CD 的不均較小的電容；

②選擇敏感度低的晶體振蕩單元。

用上述觀點選擇部品，就能得到穩定的頻率精度。KDS晶振公司產品使用自創核心技術，采用了既小型又能抑制敏 感度和每個產品的不均的設計。 使用這樣的產品也是有效手段之一。

生產音叉振蕩子時，KDS晶振沒有采用生產中通常使用的機械加工方式，而是采用了具有 30 年歷 史與實際成果的光刻加工進化發展而成的核心技術，通過三維加工使晶體芯片的外形與電極的形成實現小型、高精度，精心設計使音叉型晶體振蕩單元的特性達到最佳。

因此，能為客戶提供具有以下特性的音叉型晶體振蕩單元：

?使用晶片蝕刻工藝控制芯片形狀的不均（抑制 CI 値、頻率精度的不均）；

?音叉的振動臂上形成三維體槽，增大電極面積從而實現低 CI 值；

?進行精細加工生產更小型的產品。

使用上述核心技術，為您準備了能夠盡量減少您的設計及品質等方面的風險的產品陣容。 今后，KDS也將不斷推進自身技術的進化，努力開發并提供更小型、更高性能的晶體元器件。