網(wǎng)絡(luò)與通信已經(jīng)成為城市最基本的基礎(chǔ)建設(shè),現(xiàn)代人也離不開信號(hào)網(wǎng)絡(luò),一顆高精密性的石英晶體振蕩器,可以使網(wǎng)絡(luò)模塊設(shè)備,電信,高速串行通信鏈路等產(chǎn)品性能提升.現(xiàn)在普遍都是使用4G網(wǎng)絡(luò),但是目前5G通信即將覆蓋,許多地方開始更換5G的無(wú)線基站,5G不僅僅是比4G多一個(gè)G而已,其速度將會(huì)是上一代4G的百倍.而且5G主要是應(yīng)用到高端的操作,例如高速串行通信鏈路,時(shí)鐘數(shù)據(jù)恢復(fù),遠(yuǎn)程操控等.

時(shí)鐘數(shù)據(jù)恢復(fù)(CDR)的應(yīng)用在電信,光收發(fā)器,數(shù)據(jù)和存儲(chǔ)區(qū)域網(wǎng)絡(luò)以及無(wú)線產(chǎn)品中比比皆是.隨著設(shè)計(jì)需要更大的帶寬以及分配和頻譜帶寬使用的增加,CDR技術(shù)的優(yōu)勢(shì)變得越來越重要.此外,供應(yīng)商及其產(chǎn)品正在從并行轉(zhuǎn)換為串行接口,用于系統(tǒng)級(jí)和板級(jí)接口.近年來,CDR技術(shù)的使用越來越多,因?yàn)樾枰诒嘲迳咸幚砀鼘挼牟⑿锌偩€寬度,同時(shí)管理接收器的時(shí)鐘和數(shù)據(jù)偏差.此外,路由這些信號(hào)可能很困難,因?yàn)樗鼈兿碾娐钒蹇臻g和功率,并且需要多層路由方案來管理信號(hào)和線路終端.使用高位寬數(shù)據(jù)總線產(chǎn)生的EMI也是一個(gè)問題.

由于新通信技術(shù)的出現(xiàn),電信號(hào)處理的改進(jìn)以及跨FR-4和背板,光學(xué)和無(wú)線媒體發(fā)送多千兆位電信號(hào)的需求,CDR非常重要.在傳輸之前組合時(shí)鐘和數(shù)據(jù)的通信技術(shù)并不新鮮.時(shí)鐘和數(shù)據(jù)的組合確保時(shí)鐘和數(shù)據(jù)信號(hào)始終同時(shí)到達(dá).然而,訣竅是接收器處的時(shí)鐘和數(shù)據(jù)的分離.這是由CDR電路完成的.將數(shù)據(jù)從并行格式轉(zhuǎn)換為串行格式或反之亦然的產(chǎn)品稱為串行器/解串器(或簡(jiǎn)稱”SerDes”).這些產(chǎn)品通常具有CDR塊以對(duì)串行數(shù)據(jù)流進(jìn)行反序列化.

本文探討了在高速串行通信鏈路應(yīng)用中實(shí)現(xiàn)成功CDR所需的CDR組件模塊.提供了關(guān)于如何通過鏈路轉(zhuǎn)換和重新捕獲數(shù)據(jù)的典型高速串行通信鏈路的概述.關(guān)于一般CDR拓?fù)溆懻摿瞬煌?/span>CDR方案.此外,還特別注意參考石英振蕩器在鏈路的發(fā)送側(cè)和接收側(cè)的作用.

高速串行通信中的時(shí)鐘和數(shù)據(jù)恢復(fù)

圖1提供了高速串行通信鏈路的基本圖.并行數(shù)據(jù)(比特b1,b2,b3,...bn)以頻率ft到達(dá)傳輸串行器.在串行器內(nèi),數(shù)據(jù)從并行格式轉(zhuǎn)換為串行格式.開發(fā)串行比特流,其最小比特率等于nxft,其中n是并行數(shù)據(jù)比特的總數(shù).得到的頻率(比特率)可以高于ft取決于數(shù)據(jù)是否被編碼以滿足誤碼率(BER)性能的信道要求或者在接收側(cè)CDR提供豐富的轉(zhuǎn)換內(nèi)容.Reed-Solomon前向糾錯(cuò)(FEC)和8B10B編碼分別是信道編碼或在接收CDR處創(chuàng)建豐富轉(zhuǎn)換內(nèi)容的每個(gè)示例.然后準(zhǔn)備該串行數(shù)據(jù)以便傳輸?shù)叫诺啦l(fā)送到接收器,最后到達(dá)解串器.該基本通信模塊適用于數(shù)據(jù),無(wú)論是通過光纖,空中還是跨背板傳輸.

圖1.時(shí)鐘和數(shù)據(jù)恢復(fù)是高速串行通信鏈路的基礎(chǔ).

時(shí)序(時(shí)鐘)在CDR應(yīng)用中至關(guān)重要.在系統(tǒng)設(shè)計(jì)期間,設(shè)計(jì)者確定如何將數(shù)據(jù)從并行格式驅(qū)動(dòng)到串行格式,以便通過具有發(fā)送信號(hào)的未決信道失真的信道進(jìn)行發(fā)送和接收.最大限度地降低設(shè)計(jì)降級(jí)對(duì)數(shù)據(jù)信號(hào)的影響對(duì)于保護(hù)信噪比和保持BER性能非常重要.例如,在背板的數(shù)字傳輸方案中,系統(tǒng)的抖動(dòng)性能非常重要,因?yàn)楦咚匐娦盘?hào)穿過各種長(zhǎng)度(FR-4和背板),從而導(dǎo)致信號(hào)電平和時(shí)變信號(hào)降級(jí)扭曲.

時(shí)鐘數(shù)據(jù)恢復(fù)的核心是基于鎖相環(huán)(PLL)的電路,在某些情況下可以基于數(shù)字.圖2是可用于圖1所示通信鏈路的串行器或發(fā)送側(cè)的基本PLL框圖.PLL模塊包括相位頻率檢測(cè)器(PD),濾波器(LPF),壓控晶振(VCO)和分割鏈(1/n).分頻鏈用于向PD提供可比較的頻率輸入.通過這種方式,VCO的輸出與非常穩(wěn)定的參考輸入VREF相位對(duì)齊.該PLL模塊的目的是將參考頻率乘以固定量(n),這將是VCO的固有頻率.在大多數(shù)情況下,VREF將是基于石英的,提供高度的穩(wěn)定性和準(zhǔn)確性以及相位噪聲特性.此外,根據(jù)所需的應(yīng)用或系統(tǒng)要求,該參考可以是溫度補(bǔ)償或電壓補(bǔ)償.在基于SONET的應(yīng)用程序中,此引用可能滿足某個(gè)層級(jí)(即層級(jí)別3,3E或4).

圖2.時(shí)鐘乘法應(yīng)用由PLL驅(qū)動(dòng).

        在接收端,CDRPLL模塊具有略微不同的外觀,以滿足檢索時(shí)鐘和數(shù)據(jù)的需要.如圖3所示,組合的時(shí)鐘/數(shù)據(jù)信號(hào)通過緩沖器進(jìn)入PLL模塊,緩沖器為兩條不同的路徑供電.一條路徑饋送數(shù)據(jù)決策(DEC)塊,而第二條路徑饋送時(shí)鐘恢復(fù)塊.時(shí)鐘恢復(fù)模塊看起來非常像圖2的PLL模塊減去1/n模塊.來自VCO貼片振蕩器的恢復(fù)時(shí)鐘用作DEC的采樣輸入,反饋到相位-頻率檢測(cè)器,并且還用于向下游提供系統(tǒng)時(shí)序要求.在圖1的情況下,該恢復(fù)的時(shí)鐘被分頻為并行時(shí)鐘頻率以驅(qū)動(dòng)解串器塊.

圖3.基本PLL模塊的修改用于實(shí)現(xiàn)CDR電路.

時(shí)鐘/數(shù)據(jù)恢復(fù)中的參考振蕩器

圖中所示的參考振蕩器說明了VCO被施加到振蕩器的輸入端.該電壓控制由LPF級(jí)建立.通常,VCO或壓控晶體振蕩器(VCXO)可用作環(huán)路振蕩器,如圖3所示.主要作用是,環(huán)路振蕩器需要跟蹤輸入時(shí)鐘/數(shù)據(jù)的頻率偏差.此外,它還為CDR(解串器)下游的其他組件提供此時(shí)鐘.這是通過LPF的輸出實(shí)現(xiàn)的,LPF驅(qū)動(dòng)VCO或VCXO晶振的電壓控制輸入.

在用于電信,無(wú)線和數(shù)據(jù)通信的CDR應(yīng)用中,輸入數(shù)據(jù)信號(hào)加上時(shí)鐘應(yīng)具有相對(duì)穩(wěn)定的頻率特性.這假設(shè)發(fā)送時(shí)鐘滿足一定的精度和穩(wěn)定性規(guī)范.在接收方面,設(shè)計(jì)排除了最小和最大精度/穩(wěn)定性.如果傳輸時(shí)鐘頻率預(yù)計(jì)為規(guī)定頻率的±50ppm,則接收時(shí)鐘的頻率調(diào)整能力至少為±50ppm.但是,出于設(shè)計(jì)目的,考慮頻率調(diào)整能力略大于±50ppm.這種擴(kuò)展的頻率調(diào)整功能可以適應(yīng)信道的任何額外信號(hào)頻率失真或通信中斷.

盡管PLL試圖驅(qū)動(dòng)靜態(tài)條件,意味著已經(jīng)建立了頻率鎖定,但可能存在電壓控制輸入可能以高于期望的速率移動(dòng)的條件.LPF帶寬決定了PLL可以保持鎖定的最大速率.最終,接收VCO(或VCXO)的作用是跟蹤和再現(xiàn)恢復(fù)的時(shí)鐘.在沒有數(shù)據(jù)/時(shí)鐘輸入到CDR的情況下,CDR在指定時(shí)間內(nèi)需要為任何下游通信要求(即解串器)提供參考信號(hào).

在某些應(yīng)用中,將使用VCO/VCXO組合.在圖4中,VCO/VCXO允許共同CDR配置至少有兩個(gè)好處.首先,VCXO的添加允許快速調(diào)節(jié)VCO頻率以匹配預(yù)期時(shí)鐘/數(shù)據(jù)信號(hào)的頻率.選擇VCXO頻率以匹配預(yù)期的時(shí)鐘頻率范圍.例如,寬帶VCO可能需要數(shù)千個(gè)樣本才能鎖定輸入數(shù)據(jù)流.增加LV-PECL壓控晶振和鎖定檢測(cè)電路可確保VCO保持一定的工作頻率,并有助于在啟動(dòng)條件下提供更可預(yù)測(cè)的鎖定時(shí)間.其次,如果時(shí)鐘/數(shù)據(jù)輸入在較長(zhǎng)時(shí)間內(nèi)丟失,則添加VCXO會(huì)很有幫助.在沒有時(shí)鐘/數(shù)據(jù)信號(hào)的情況下,系統(tǒng)會(huì)參考非常穩(wěn)定的石英振蕩器(VREF)提供保持,直到時(shí)鐘/數(shù)據(jù)信號(hào)從信號(hào)丟失(LOS)中恢復(fù).保持是一種規(guī)范,適用于參考時(shí)鐘在一段時(shí)間內(nèi)保持一定精度的能力(例如,24小時(shí)內(nèi)為±4.6ppm).

圖4.對(duì)基本CDR模塊的修改可以輕松鎖定傳入的時(shí)鐘/數(shù)據(jù)流.

各種解決方案可解決時(shí)鐘/數(shù)據(jù)恢復(fù)和重定時(shí),串行器和解串器,時(shí)鐘發(fā)生器以及用于通信應(yīng)用的TCXO晶振.這些器件允許設(shè)計(jì)人員開發(fā)頻率范圍從10MHz到10GHz的電路,并支持從GSM到OC-192及以上的應(yīng)用.隨著設(shè)計(jì)越來越需要更大的帶寬,CDR技術(shù)非常適用于電信,光收發(fā)器,數(shù)據(jù)和存儲(chǔ)區(qū)域網(wǎng)絡(luò)以及無(wú)線應(yīng)用.